О сочетании процессоров и подсистем памяти

Массовый рынок х86-систем настолько вовлечен в интригу "Intel vs. AMD" и "Athlon XP vs. Pentium 4", что букмекерским конторам впору обратить внимание на это коллективное действо. Но процессор - только часть вычислительной системы, несбалансированность которой может свести на нет любую рекордную производительность. Иногда полезно отвести взгляд от главных героев и присмотреться к их окружению, союзникам да попутчикам. Они - больше чем декорации в этом спектакле: двигаются, подают реплики и иногда портят жизнь основным персонажам.

Рыночные цепочки включают в себя разработчиков процессоров и системной памяти, создателей наборов логики, материнских плат на их основе, производителей всего этого, OEM и прочие группы промежуточных соучастников. То, что все мы так интересуемся продуктами-"полуфабрикатами", когда нас как потребителей, по сути, должно интересовать только законченное изделие, компьютер как прикладной инструмент в целом, - давняя издержка открытости архитектуры. Потому-то все упомянутые стороны выступают и как продавцы, и как покупатели в клубке рыночных связей, они публично отстаивают свои либо коалиционные интересы и принуждают нас так переживать по поводу смены одного типа процессорного разъема на другой, когда следовало бы заглянуть глубже.

Оценку перспектив любой новой архитектуры нельзя сделать без анализа возможностей приоритетной подсистемы памяти. Еще пару лет назад практических альтернатив SDRAM не было, теперь выбор расширился: к SDRAM прибавились DDR SDRAM и Direct Rambus DRAM. SDRAM как тип памяти хотя и доживает последние дни, но поделился многими технологиями с наследниками. Общее отличие актуальных типов памяти в том, что в DDR SDRAM, как и в DRDRAM, использован механизм передачи данных по обоим фронтам синхронизирующего сигнала (говоря техническим языком - по фронту и срезу тактового импульса), что дает возможность теоретически в пике получить двукратное ускорение передачи данных относительно SDRAM. В остальном каждая из фундаментальных разновидностей синхронной DRAM имеет свои довольно серьезные отличительные особенности, которые и стали предметом интереса процессорных гигантов.

При разработке новой платформы выбор подсистемы памяти играет ключевую роль. Основными при этом являются учет особенностей самой архитектуры используемого типа динамической памяти и согласование пропускной способности шины данных процессора и интерфейса подсистемы памяти. Intel сделала ставку на DRDRAM, идеально подходящую для потоковой NetBurst-микроархитектуры Pentium 4 и модернизированной шины AGTL+, использующей 2х- и 4х-"синхрозащелки" для шины адреса и данных соответственно (тем не менее, шина до сих пор имеет SDR-интерфейс). AMD остановилась на DDR SDRAM - ввиду использования процессором Athlon шины EV6, перекочевавшей с систем на базе процессора Alpha и использующей высокоскоростные HSTL-уровни. Эта шина изначально допускает возможность удвоения эффективной пропускной способности.

Поскольку синхронизация шин процессора Pentium 4 в своем роде уникальна, то стоит описать ее детальнее. Синхронные шины AGTL-совместимого интерфейса теперь делятся на три группы: шины данных и динамического перераспределения, относящиеся к "четырехтактной" группе (QPB - Quad Pumped Bus) и управляемые 4х-синхорзащелкой на частоте 400MHz; шины команд и запроса команд, относящиеся к "двухтактной" группе (DPB - Quad Pumped Bus) и управляемые 2х-синхорзащелкой на частоте 200MHz. Остальные же синхронизируются с частотой 100MHz относительно основного задающего (Processor Clock Frequency), который является опорным для синхросигналов шин интерфейсов DP и QP. Также относительно основного синхросигнала устанавливается коэффициент умножения для получения результирующей частоты функционирования ядра. Справедливости ради необходимо заметить, что коэффициенты умножения для ядра и интерфейсных схем AGTL интерфейса имеют разные цепи и никак не связаны: независимо от того какой коэффициент умножения надо установить для ядра, коэффициенты для соответствующих шин 2х и 4х вшиты жестко и не изменяются.

Методика согласования основной подсистемы и подсистемы памяти несложна: если не принимать во внимание оптимизацию архитектуры самого процессора, то добиваться следует уравнивания пиковой пропускной способности обоих интерфейсов. Так, процессор Pentium 4 с его 64-разрядной шиной данных и частотой передачи 400MHz (100-мегагерцевый задающий сигнал с 4х-"синхрозащелкой") имеет пиковую пропускную способность 3.2GBps, которую при текущем состоянии дел в области DRAM может обеспечить лишь двухканальный интерфейс Direct RDRAM с памятью PC800. Для процессора Athlon с его изначальным 64-разрядным DDR-интерфейсом шины данных, синхронизирующимся на частоте 100/133 MHz, разумно использовать в качестве подсистемы памяти модули DDR SDRAM стандарта PC1600/2100 соответственно. Применение более низкоскоростных решений, понятно, будет сдерживающим фактором.

Разумеется, эти соображения ни в коем случае не являются ограничениями. И в настоящее время существует возможность выбирать из довольно широкого диапазона вариантов, комплектуя системы на основе Pentium 4 памятью SDRAM, DDR SDRAM и DRDRAM, а системы на Athlon - SDRAM, VCSDRAM и DDR SDRAM. Все эти "компромиссы" порождены извечной рыночной гонкой за соотношением цена/производительность. За такие гибкие возможности мы должны быть благодарны базовой логике, которая и обеспечивает взаимосвязь между процессором, памятью и остальными компонентами системы. Для этого достаточно либо создать дополнительный внутренний блок, либо применить внешнюю микросхему трансляции пакетов протоколов (как это было реализовано в хабе трансляции пакетов FW82805AA производства Intel), либо использовать два интегрированных отдельных контроллера памяти, управляемых соответствующей логикой, что при нынешнем уровне развития технологии реализуемо и уже применяется некоторыми разработчиками. Рассмотрим, что предлагают производители чипсетов в части реализации подсистемы памяти.

Системные логики под Intel Pentium 4

Intel в качестве "эталонного" чипсета для Pentium 4 рекомендует набор i82850. Это неудивительно: процессор ориентирован на обработку интенсивных потоковых данных, для чего используется "четырехтактная" шина данных. Справиться с такой лавиной в состоянии лишь двухканальный Rambus DRAM, для чего он и был выбран в качестве базовой памяти для нового процессора. Логика i82850 отличается следующими особенностями: процессорная шина, функционирующая на частоте 400MHz, и подсистема памяти, основанная на двухканальном Direct Rambus DRAM-интерфейсе (частота синхронизации 300, 400 и 533 MHz) с поддержкой до 2GB ОЗУ при использовании микросхем емкостью 288Mb. На сегодня этот набор является самым скоростным из имеющихся под Pentium 4. Поскольку интерфейс Pentium 4 не рассчитан на многопроцессорные решения, то и все его наборы базовой логики ориентированы исключительно на однопроцессорные системы. Сектор многопроцессорных решений занял Xeon с соответствующим набором логики i82860, где контроллер подсистемы памяти адресует в два раза больший объем, для возможности установки которого используются специальные хабы-повторители (FW82803AA, MRH-R - Memory Repeater Hub for DRDRAM), которые продолжают канал, увеличивая количество устанавливаемых микросхем.

Все было бы хорошо, если бы не высокая цена самой памяти DRDRAM, что делает системы на новом процессоре ощутимо более дорогими. Ни давление Intel на производителей материнских плат и крупных игроков на рынке памяти, ни беспрецедентный объем рекламы платформы Pentium 4 не помогли i82850 стать "всенародным" чипсетом. Сезонное лоббирование в виде продаж от имени Intel модулей RDRAM по демпинговым ценам в комплекте с процессором ситуацию не поменяло. Ввиду угрозы потери рынка Intel решает выпустить базовый набор с поддержкой стандартной синхронной DRAM. Дополнительным катализатором послужили действия VIA - первой компании, представившей альтернативное решение для платформ на базе процессора Pentium 4, где используется не-Rambus память. Системная логика VIA Apollo P4X266(A) обеспечивает поддержку до 4GB как обычной PC100/133 SDRAM, так и PC1600/2100 DDR SDRAM. Контроллер памяти этого набора оптимально согласует потоки данных "процессор-память", применяя глубокий (до 12 инструкций) буфер очередности, что дает возможность производительности P4X266A приблизиться к возможностям i82850.

Недавно состоялся выход "компромиссного" чипсета Intel i82845 с поддержкой SDRAM. От i82850 он отличается только подсистемой памяти, где предусмотрена поддержка до 3GB ОЗУ с возможностью использования 512Mb технологии. Разработчик не захотел использовать старый принцип поддержки другого типа памяти - с применением хаба трансляции пакетов DRDRAM-SDRAM, поскольку это в значительной степени снизило бы производительность, и полностью переделал внутреннюю схемотехнику контроллера памяти, обеспечив поддержку исключительно SDRAM. Принимая во внимание тот факт, что системы на основе данной базовой логики отличаются крайней неторопливостью (сказывается как оптимизация архитектуры процессора, так и дисбаланс пропускных способностей основных интерфейсов), и тот сектор рынка, на который ориентирован i82845, и заявленный адресуемый объем, и все остальные характеристики подсистемы памяти можно считать избыточными. Тем не менее надо отметить поддержку схемы коррекции ошибок и возможность контроллера держать до 24 (обычно - 8) одновременно открытых страниц памяти размером от 2 до 16 KB. До сих пор остается загадкой, был ли i82845 сознательным промежуточным шагом (назад) для временного заполнения рыночной ниши, но Intel планирует в ближайшее время массовый выпуск набора логики i82845 B-Step с поддержкой DDR SDRAM, пробные платы на котором уже проходят тестирование у крупных заказчиков.

Со стороны VIA ожидается модернизированная версия набора Р4Х266 - чипсет P4X266A, - в который будет добавлена поддержка процессоров Pentium 4 с частотой синхронизации 133MHz (результирующая -533MHz), и согласно традиции добавления индекса "А" сделаны доработки контроллера памяти, которые коснутся углубления буфера очередности инструкций и улучшения таймингов.

Системные логики под AMD Athlon

Фактически первым массовым чипсетом для процессоров Athlon Socket A стал набор логики не от AMD, а от VIA (AMD-750 использовался почти исключительно в платформах Slot A). Набор KT133 поддерживает процессоры Athlon и Duron, синхронизирующиеся на частоте 100MHz. Обслуживается объем памяти до 1.5GB SDRAM, реализована и поддержка экзотического типа памяти с применением виртуальных каналов - VCSDRAM. Следующая версия - KT133A - отличается от предыдущей поддержкой FSB 200/266 MHz соответственно для процессоров, синхронизирующихся на частоте 100/133 MHz.

Однако первым чипсетом под Athlon с памятью DDR SDRAM стал собственный продукт AMD - AMD-760. Набор рассчитан на поддержку процессоров с частотой FSB 200/266 MHz, при этом интерфейс памяти жестко синхронизирован с частотой процессора. Контроллер обслуживает до 4GB ОЗУ с кодом коррекции ошибок (опционально) при использовании микросхем памяти до 512Mb, в состоянии открывать до четырех страниц памяти одним сигналом выбора кристалла, а также оптимизирован под 64-байтовые кэшируемые линии (пакеты данных). Дальнейшее развитие этот чипсет получил в виде AMD-760MP - набора SMP-логики под рабочие станции и серверы, т. е. для сегмента рынка, бывшего до сих пор для AMD terra incognita.

"Правильный" стиль создания наборов логики под Athlon, ориентированных на DDR, после выхода AMD-760 сразу же подхватила VIA. Отличие KT266 - в асинхронной организации интерфейсов процессора и памяти, а также стандартной для VIA поддержки PC100/133 SDRAM и VCSDRAM. Интересная особенность KT266 - обратная совместимость со SDRAM, хотя ни один производитель материнских плат ею так и не воспользовался. Своего рода исправлением "огрехов" первой версии является следующая - VIA KT266A. Улучшения коснулись исключительно контроллера памяти, теперь поддерживающего уплотненные тайминги (временные параметры) работы с памятью и более глубокий буфер отложенных транзакций. В остальном новый северный мост - полная копия моста предыдущего набора - KT266. VIA KT266A сегодня является признанным лидером по скорости среди чипсетов под Athlon, платы на нем заявлены производителями как основные в линейке и в паре с процессорами Athlon XP олицетворяют текущую моду.

Следующим, по-видимому, окажется чипсет VIA KT333 с результирующей частотой FSB 200/266 MHz и модернизированным контроллером памяти с поддержкой DDR 266/333.

Настоящее и будущее...

Приведенные описания и факты хорошо иллюстрируют две основные тенденции в области ПК - это ожидаемый полный уход с рынка памяти SDRAM и увеличение контроллерами адресуемого объема ОЗУ до значений, которые еще год назад можно было представить только на серверных решениях. Последнее заставляет задуматься о насыщении рынка памяти в связи с растущими потребностями как используемых операционных систем, так и приложений. Кроме того, наблюдается постоянное внимание разработчиков к оптимизации внутренней схемотехники контроллеров, что делает подсистему памяти максимально гибкой и конфигурируемой, а также улучшает эффективность работы.

Память SDRAM исчерпала себя, даже если принимать во внимание такие ее "экстремальные" проявления, как ESDRAM и HSDRAM, способные в штатном режиме работать на частотах вплоть до 180MHz с минимальными таймингами типа 2-3-2 и даже 2-2-2. Ее уход обусловлен растущими требованиями как процессорных мощностей, так и рынка памяти в целом. С практической точки зрения выигрыш от перехода от SDRAM к DDR зависит исключительно от загружаемых приложений и типов используемой логики и на деле составляет в лучшем случае до 30%, что далеко от двукратного теоретического выигрыша. Данное обстоятельство объясняется как самой схемой функционирования DRAM, так и эффективностью контроллера памяти и реализации связующего интерфейса - подводных камней здесь хватает.

Но определяющим фактором является центральный процессор. Например, если для Athlon с его шиной EV6 переход на DDR SDRAM заметен (в силу изначальной оптимизации), то для того же Pentium III с его AGTL-совместимым протоколом DDR-память - излишество (сама шина изначально не рассчитана на поддержку DDR-интерфейса), не говоря уже о том, что пиковая пропускная способность PC1600 DDR SDRAM в полтора раза превышает пропускную способность самого процессора. Исключение, пожалуй, может составить многопроцессорная конфигурация, где распределение общей пропускной способности ОЗУ производится глобально между всеми агентами (процессорами) шины, что несомненно может улучшить эффективность использования памяти. Иными словами, постепенный уход с рынка процессоров Pentium III/Celeron и платформ, поддерживающих SDRAM, а также современные технологии производства, позволяющие практически уравнять стоимость SDRAM и DDR-микросхем, плюс маркетинговая политика вытеснят этот тип памяти, справедливо заменив его на DDR-аналоги.

Что касается развития наборов логики, то после вытеснения SDRAM на рынке остаются лишь два типа эффективных решений - под DDR SDRAM и под Direct RDRAM, уже сейчас занявшие свои ниши. Дальнейшее соотношение сил все меньше определяется субъективными факторами и в большей степени зависит от реальных потребностей. Несмотря на излишне оптимистичные ожидания, рынок систем на основе DRDRAM сокращается. Виной тому - и появление систем под Pentium 4 с поддержкой DDR SDRAM, но главное - несоответствие получаемого эффекта от DRDRAM приносимым жертвам. Дороговизна модулей RIMM и относительно низкое быстродействие в приложениях, использующих не потоковую, а произвольную выборку данных, сужает спектр применений систем на этом типе памяти. Высокая же цена микросхем Rambus обусловлена специфической технологией производства, методами тестирования и отбраковки, а в итоге - сравнительно небольшим процентом выхода годных изделий.

Специфическое же поведение данного типа памяти при выполнении определенных задач характеризуется исключительно внутренней реализацией микросхемы DRDRAM, использующей архитектуру зависимых банков, где, в частности, применяется внутреннее мультиплексирование шины данных и невозможен одновременный доступ в смежные банки. Не спасает даже "высокогранулярная" организация ядра с эффективным регенеративным механизмом, включающая 16 или 32 банка.

Rambus планирует исправить ситуацию, тотально пересмотрев внутреннюю архитектуру памяти: перейти на независимые внутренние банки, использующиеся во всех остальных типах синхронной DRAM и в предыдущей версии Rambus DRAM - Concurrent RDRAM. Кроме повышения эффективности операций произвольного доступа, это позволит увеличить объем самой микросхемы до 576Mb за счет оптимизации внутренней схемотехники кристалла. Хватило бы запаса "прочности" самой Rambus Incorporated, учитывая участившиеся судебные иски по защите интеллектуальной собственности как по инициативе самой компании, так и встречные.

Не стоит на месте и работа над DDR SDRAM. Недавно анонсированная технология PC333 позволяет предположить, что скоро выйдут платформы на чипсетах с поддержкой модулей памяти PC2700 (что уже подтверждают VIA и SiS). Прирост производительности получат не только существующие решения на базе Athlon и Pentium 4, можно говорить о наличии предпосылок для выпуска процессоров от AMD с частотой синхронизации 166MHz.

Положение дел в области проектирования альтернативных типов динамической памяти не вселяет оптимизма, поскольку недавний проект-фаворит - SLDRAM - так и не был воплощен. В конце 1999 года консорциум после шестилетней работы над ним "похоронил" эту замечательную перспективу, практически готовую для массовой реализации. Все силы были брошены на создание DDRII, в которой должны быть реализованы передовые идеи в области проектирования динамической памяти: концепция SLDRAM с некоторыми доработками и элементы архитектуры статической памяти. Цель - оптимизация загрузки шины, гибкая настройка параметров и снижение задержек при обращении к данным. Текущая ситуация по DDR II частично обнародована в официальном документе "DDRII - The Evolution Continues JEDEC Future Dram Task Group", и вряд ли в ближайшие полтора-два года стоит ждать чего-то нового.

Доминирующими (если не единственными) на рынке останутся Direct RDRAM и DDR SDRAM, несколько видоизменяясь как внешне, так и внутренне. Что-то делается уже сейчас. Так, Rambus недавно анонсировала 32/64-битовые модули RIMM и новейшую уникальную технологию YellowStone, призванную увеличить пропускную способность текущего интерфейса Rambus в восемь раз. В свою очередь разработчики "альтернатив" объявили о выходе технологии QBM (Quad Band Memory) от Kentron Technology для SDRAM и DDR SDRAM, основанной на эффекте квадратурной фазы, где сигналы по шине смещаются друг относительно друга на 90°, теоретически увеличивая пиковую пропускную способность текущего интерфейса в два раза. Однако практика непринятия рынком радикальных новшеств подсказывает, что технологиям, требующим полной замены мостовых схем базовой логики, будет трудно завладеть умами потребителей.

Максим Лень, декабрь 2001г.
Источник: www.entry.kiev.ua